校园网站设计开题报告,百度 手机网站 友好性,泗洪县建设局网站,深圳宝安大型网站建设公司引言#xff1a;本文主要学习当前linux该如何去配置时钟频率#xff0c;这也是重中之重。
系统时钟来源#xff1a; 32.768KHz 晶振是 I.MX6U 的 RTC 时钟源#xff0c; 24MHz 晶振是 I.MX6U 内核 和其它外设的时钟源 1. 7路PLL时钟源【都是从24MHZ的晶振PLL而来…引言本文主要学习当前linux该如何去配置时钟频率这也是重中之重。
系统时钟来源 32.768KHz 晶振是 I.MX6U 的 RTC 时钟源 24MHz 晶振是 I.MX6U 内核 和其它外设的时钟源 1. 7路PLL时钟源【都是从24MHZ的晶振PLL而来的】 2.内核时钟设置 此时进行2分频此时的ARM的内核频率就为498MHZ,后面的/2并不是再进行一次2分频主要是CCM_ANALOG_PLL_ARMn【设置PLL1的频率】和CCM_CACRR【设置分频】这两个寄存器。
由此也可以得知PLL1的频率范围是648-1296MHZ【公式PLL1 CLK Fin * div_seclec/2.0Fin24MHz。】 因为此时的PLL1的时钟频率不是我想要的我现在需要进行切换所以需要找一个“替代”来暂时当时钟源。
在这里我们在CCM_CCSR的第三位选择切换到step_clk 然后再根据第八位将时钟源设置为24M的晶振【此时的主频】当PLL1切换正确后我们还是设置CCM_CCSR的第三位切换回pll1_main_clk。然后根据自己的需求进行在CCM_CACRR的上面进行分频。 3.PFD时钟设置 设置完PLL1,还要设置其他的时钟PLL2 、 PLL3 和 PLL7 固定为 528MHz 、 480MHz 和 480MHz PLL4~PLL6 都是针对特殊外设 的用到的时候再设置。因此接下来重点就是设置 PLL2 和 PLL3 的各自 4 路 PFD。 PFD0_FRAC : PLL2_PFD0 的分频数 PLL2_PFD0 的计算公式为 528*18/PFD0_FRAC 此 为可设置的范围为 12~35 。 如 果 PLL2_PFD0 的频率要设置为 352MHz 的 话 PFD0_FRAC528*18/35227 。 PFD0_STABLE : 此位为只读位可以通过读取此位判断 PLL2_PFD0 是否稳定。 PFD0_CLKGATE : PLL2_PFD0 输出使能位为 1 的时候关闭 PLL2_PFD0 的输出为 0 的 时候使能输出 其余的都一样PLL3计算公式改为 PLL3_PFDX480*18/PFDX_FRAC(X0~3) 4.AHB、IPG 和 PERCLK 根时钟设置 AHB_CLK_ROOT 最高可以设置 132MHz IPG_CLK_ROOT和 PERCLK_CLK_ROOT 最高可以设置 66MHz。 可见当前的主频在PLL2,PLL2_PFD2PLL2_PFD0,PLL2_PFD2/2选择。 然后通过CCM_CBCDR的来设置AHB_PODF和IPG_PODF【有前后顺序】 5. PERCLK_CLK_ROOT 时钟频率 来源OSC/2和IPG_PODF/2 CCM_CSCMR1寄存器 整体代码
#include bsp_clk.h/***************************************************************
Copyright © zuozhongkai Co., Ltd. 1998-2019. All rights reserved.
文件名 : bsp_clk.c
作者 : 左忠凯
版本 : V1.0
描述 : 系统时钟驱动。
其他 : 无
论坛 : www.wtmembed.com
日志 : 初版V1.0 2019/1/3 左忠凯创建V2.0 2019/1/3 左忠凯修改添加了函数imx6u_clkinit()完成I.MX6U的系统时钟初始化V2.1 2021/5/3 左忠凯修改CPU主频改为792MHz
***************************************************************//** description : 使能I.MX6U所有外设时钟* param : 无* return : 无*/
void clk_enable(void)
{CCM-CCGR0 0XFFFFFFFF;CCM-CCGR1 0XFFFFFFFF;CCM-CCGR2 0XFFFFFFFF;CCM-CCGR3 0XFFFFFFFF;CCM-CCGR4 0XFFFFFFFF;CCM-CCGR5 0XFFFFFFFF;CCM-CCGR6 0XFFFFFFFF;
}/** description : 初始化系统时钟设置系统时钟为792Mhz并且设置PLL2和PLL3各个PFD时钟,所有的时钟频率均按照I.MX6U官方手册推荐的值.* param : 无* return : 无*/
void imx6u_clkinit(void)
{unsigned int reg 0;/* 1、设置ARM内核时钟为792MHz *//* 1.1、判断当前ARM内核是使用的那个时钟源启动的正常情况下ARM内核是由pll1_sw_clk驱动的而* pll1_sw_clk有两个来源pll1_main_clk和tep_clk。* 如果我们要让ARM内核跑到792M的话那必须选择pll1_main_clk作为pll1的时钟源。* 如果我们要修改pll1_main_clk时钟的话就必须先将pll1_sw_clk从pll1_main_clk切换到step_clk,* 当修改完pll1_main_clk以后在将pll1_sw_clk切换回pll1_main_clk。而step_clk的时钟源可以选择* 板子上的24MHz晶振。*/if((((CCM-CCSR) 2) 0x1 ) 0) /* 当前pll1_sw_clk使用的pll1_main_clk*/{ CCM-CCSR ~(1 8); /* 配置step_clk时钟源为24MH OSC */ CCM-CCSR | (1 2); /* 配置pll1_sw_clk时钟源为step_clk */}/* 1.2、设置pll1_main_clk为792MHz* 因为pll1_sw_clk进ARM内核的时候会被二分频* 配置CCM_ANLOG-PLL_ARM寄存器* bit13: 1 使能时钟输出* bit[6:0]: 66, 由公式Fout Fin * div_select / 2.079224*div_select/2.0,* 得出div_select 66 */CCM_ANALOG-PLL_ARM (1 13) | ((66 0) 0X7F); /* 配置pll1_main_clk792MHz */CCM-CCSR ~(1 2); /* 将pll_sw_clk时钟重新切换回pll1_main_clk */CCM-CACRR 0; /* ARM内核时钟为pll1_sw_clk/1792/1792Mhz *//* 2、设置PLL2(SYS PLL)各个PFD */reg CCM_ANALOG-PFD_528;reg ~(0X3F3F3F3F); /* 清除原来的设置 */reg | 3224; /* PLL2_PFD3528*18/32297Mhz */reg | 2416; /* PLL2_PFD2528*18/24396Mhz(DDR使用的时钟最大400Mhz) */reg | 168; /* PLL2_PFD1528*18/16594Mhz */reg | 270; /* PLL2_PFD0528*18/27352Mhz */CCM_ANALOG-PFD_528reg; /* 设置PLL2_PFD0~3 *//* 3、设置PLL3(USB1)各个PFD */reg 0; /* 清零 */reg CCM_ANALOG-PFD_480;reg ~(0X3F3F3F3F); /* 清除原来的设置 */reg | 1924; /* PLL3_PFD3480*18/19454.74Mhz */reg | 1716; /* PLL3_PFD2480*18/17508.24Mhz */reg | 168; /* PLL3_PFD1480*18/16540Mhz */reg | 120; /* PLL3_PFD0480*18/12720Mhz */CCM_ANALOG-PFD_480reg; /* 设置PLL3_PFD0~3 */ /* 4、设置AHB时钟 最小6Mhz 最大132Mhz (boot rom自动设置好了可以不用设置)*/CCM-CBCMR ~(3 18); /* 清除设置*/ CCM-CBCMR | (1 18); /* pre_periph_clkPLL2_PFD2396MHz */CCM-CBCDR ~(1 25); /* periph_clkpre_periph_clk396MHz */while(CCM-CDHIPR (1 5));/* 等待握手完成 *//* 修改AHB_PODF位的时候需要先禁止AHB_CLK_ROOT的输出但是* 我没有找到关闭AHB_CLK_ROOT输出的的寄存器所以就没法设置。* 下面设置AHB_PODF的代码仅供学习参考不能直接拿来使用* 内部boot rom将AHB_PODF设置为了3分频即使我们不设置AHB_PODF* AHB_ROOT_CLK也依旧等于396/3132Mhz。*/
#if 0/* 要先关闭AHB_ROOT_CLK输出否则时钟设置会出错 */CCM-CBCDR ~(7 10); /* CBCDR的AHB_PODF清零 */CCM-CBCDR | 2 10; /* AHB_PODF 3分频AHB_CLK_ROOT132MHz */while(CCM-CDHIPR (1 1));/
* 等待握手完成 */
#endif/* 5、设置IPG_CLK_ROOT最小3Mhz最大66Mhz (boot rom自动设置好了可以不用设置)*/CCM-CBCDR ~(3 8); /* CBCDR的IPG_PODF清零 */CCM-CBCDR | 1 8; /* IPG_PODF 2分频IPG_CLK_ROOT66MHz *//* 6、设置PERCLK_CLK_ROOT时钟 */CCM-CSCMR1 ~(1 6); /* PERCLK_CLK_ROOT时钟源为IPG */CCM-CSCMR1 ~(7 0); /* PERCLK_PODF位清零即1分频 */
}
