北京微信网站建设,wordpress 经典主题,苏州专业做网站较好的公司有哪些,网站开发外包售后维护合同范本一、简易频率计设计中为什么一定要获取下降沿?gate_a:实际闸门信号gate_a_stand:将实际闸门信号打一拍之后的信号gate_a_fall_s:下降沿标志信号cnt_clk_stand: Y值#xff0c;即在实际闸门信号下#xff0c;标准时钟信号的周期个数cnt_clk_stand_reg:保存Y值的寄存器核心问题…一、简易频率计设计中为什么一定要获取下降沿?gate_a:实际闸门信号gate_a_stand:将实际闸门信号打一拍之后的信号gate_a_fall_s:下降沿标志信号cnt_clk_stand: Y值即在实际闸门信号下标准时钟信号的周期个数cnt_clk_stand_reg:保存Y值的寄存器核心问题在什么时候可以去获取这个Y值解决方法在标准时钟信号下gate_a为低电平时可以取Y值。cnt_clk_stand在gate_a为第一个低电平时已经清零清零的原因是想要为下一次计数做好准备下一个时钟周期来时再去取Y值就是0了。所以我们需要一个脉冲式的flag信号把date_a下降沿取出来当看到flag信号为高就开始取数据由于是脉冲式的到下一个时钟周期已经自动为低不会再取Y值了。所以我们需要这个下降沿标志信号gate_a_fall_s怎么取这个下降沿先把gate_a打一拍得到gate_a_stand注意是在标准时钟信号下打一拍使得gate_a与标准时钟信号同步打一拍不是简单的往后移一个时钟周期然后用组合逻辑assign gate_a_fall_stand ((gate_a_test_reg 1b1)(gate_a 1b0))?1b1:1b0;产生一个上升沿与gate_a齐平的一个脉冲信号gate_a_fall_s
