影视会员代理平台网站,wordpress更改站点ip,wap网站 教程,湖南长沙appDFT中的SCAN、BIST、ATPG基本概念
SCAN
定义
扫描路径法是一种针对时序电路芯片的DFT方案#xff0c;目标是在不影响正常功能的情况下来能够提高可控性和可观测性。
原理
原理是将时序电路可以模型化为一个组合电路网络和带触发器(Flip-Flop#xff0c;简称FF)的时序电路…DFT中的SCAN、BIST、ATPG基本概念
SCAN
定义
扫描路径法是一种针对时序电路芯片的DFT方案目标是在不影响正常功能的情况下来能够提高可控性和可观测性。
原理
原理是将时序电路可以模型化为一个组合电路网络和带触发器(Flip-Flop简称FF)的时序电路网络的反馈。
实现
具体实现步骤共分为两步 step1DFF替换为SDFF step2将SDFF串联起来形成scan chain
示例 测寄存器
Scan-En0关闭scan不影响正常功能Scan-En1打开scan驱动clk并在scan-in输入测试数据并在scan-out检测输出数据。若输出数据与输入数据不匹配则说明对应串联的scan chain存在故障。
测组合逻辑
Scan-En1打开scan将scan-in的输入数据送至组合逻辑的输入Scan-En0关闭scan进行中间组合逻辑部分的计算并将结果正常送至输出端的两个寄存器总Scan-En1打开scan将两个输出通过scan chain移位从右侧Scan-out接口输出并对比其余期望值是否一致。
BIST
定义
BIST(Built-in Seft Test)内建测试是DFT的一种技术。
原理
BIST是在设计时在电路中植入相关功能电路用于提供自我测试功能的技术以此降低器件测试对自动测试设备ATE的依赖程度。
实现
由三部分组成
TPG test pattern generator测试向量生成器用来自动生成测试向量灌入CUTcircuit under test的输入引脚。ORA output response analyzer输出响应分析器对待测电路的输出进行压缩对比来确定电路是否有错误。BIST controller 内建自测试控制器控制何时将什么样的数据用到被测电路上控制被测电路的时钟并决定何时读取预期响应。
ATPG
定义
Automatic Test Pattern Generation (ATPG)是DFTDesign for Testability可测试性设计中常用的技术用于自动生成测试向量。
原理
基于一定的算法通过对电路的描述自动生成能够检测到电路中所有故障的测试向量。前提是插好scan chain然后才能通过ATPG来进行DFT。
实现
通过工具完成即可
注意
SCAN、BIST通常是由工具完成同时也需要一定的能力来进行一些手工设置。DFT部分做的越完善ATE需要做的也会相对越少。SCAN、BIST均会带来面积方面的增加但能够很大程度提高芯片质量。
参考链接
scan https://zhuanlan.zhihu.com/p/201353304 bisthttps://zhuanlan.zhihu.com/p/169490809
