电商网站策划,源汇区建设局网站,神华集团 两学一做 网站,优秀的营销案例计算机硬件 校验码 码距#xff1a;就单个编码A:00而言#xff0c;其码距为1#xff0c;因为其只需要改变一位就变成另一个编码。在两个编码中#xff0c;从A码到B码转换所需要改变的位数称为码距#xff0c;如A:00要转换为B:11#xff0c;码距为2。一般来说#xff0c;… 计算机硬件 校验码 码距就单个编码A:00而言其码距为1因为其只需要改变一位就变成另一个编码。在两个编码中从A码到B码转换所需要改变的位数称为码距如A:00要转换为B:11码距为2。一般来说码距越大越利于纠错和检错。奇偶校验码在编码中增加1位校验位来使编码中1的个数为奇数(奇校验)或者偶数(偶校验)从而使码距变为2。奇校验可以检测编码中奇数个数据位出错即当合法编码中的奇数位发生了错误时即编码中的1变成0或者0变成1则该编码中1的个数的奇偶性就发生了变化从而检查出错误。但无法纠错。循环冗余校验码CRCCRC只能检错不能纠错其原理是找出一个能整除多项式的编码因此首先要将原始报文除以多项式将所得的余数作为校验位加在原始报文之后作为发送数据发给接收方。 计算机硬件和指令 计算机的硬件基本系统由五大部分组成运算器、控制器、存储器、输入设备(如鼠标键盘)、输出设备(如显示器)。运算器和控制器合并称为中央处理单元即CPU。存储器分为内部存储器(即内存容量小速度快临时存放数据)和外部存储器(即硬盘、光盘等容量大速度慢长期保存数据)。输入设备和输出设备合并称为外设。鼠标键盘等输入设备都是通过中断的原理来实现控制点击后触发中断首先进入中断处理程序。主机CPU(运算器、控制器)、主存储器。CPU由运算器、控制器、寄存器组和内部总线组成。实现程序控制、操作控制、时间控制、数据处理功能。运算器由算术逻辑单元ALU(实现对数据的算术和逻辑运算)、累加寄存器AC(运算结果或源操作数的存放区)、数据缓冲寄存器DR(暂时存放内存的指令或数据)、和状态条件寄存器PSW(保存指令运行结果的条件码内容如溢出标志等)组成。执行所有的算术运算如加减乘除等;执行所有的逻辑运算并进行逻辑测试如与、或、非、比较等。控制器由指令寄存器IR(暂存CPU执行指令)、程序计数器PC(存放指令执行地址)、地址寄存器AR(保存当前CPU所访问的内存地址)、指令译码器ID(分析指令操作码)等组成。控制整个CPU的工作最为重要。CPU依据指令周期的不同阶段来区分二进制的指令和数据因为在指令周期的不同阶段指令会命令CPU分别去取指令或者数据。计算机指令的组成一条指令由操作码和操作数两部分组成操作码决定要完成的操作操作数指参加运算的数据及其所在的单元地址。在计算机中操作要求和操作数地址都由二进制数码表示分别称作操作码和地址码整条指令以二进制编码的形式存放在存储器中。计算机指令执行过程可分为取指令、分析指令、执行指令三个步骤。指令寻址方式顺序寻址方式、跳跃寻址方式。指令操作数的寻址方式直接寻址方式、寄存器寻址方式、基址寻址方式、变址寻址方式、间接寻址方式、相对寻址方式。 指令系统CISC和RISC CISC是复杂指令系统兼容性强指令繁多、长度可变由微程序实现。RISC是精简指令系统指令少使用频率接近主要依靠硬件实现(通用寄存器、硬布线逻辑控制)。 区别对比 比较项目CISCRISC指令长度不固定长短不一固定通常为32位或64位指令功能复杂一条指令可完成多种操作如同时进行算术运算和内存访问简单一条指令一般只完成一个基本操作如加法、减法等指令周期长执行一条复杂指令可能需要多个时钟周期短大多数指令能在一个时钟周期内完成寻址方式丰富包括寄存器间接寻址、变址寻址、相对寻址等多种方式较少通常主要采用寄存器寻址等简单方式指令数量多包含大量不同功能和格式的指令少选取使用频率高的简单指令硬件复杂度高需要复杂的硬件电路来支持指令的译码和执行低硬件结构相对简单易于设计和实现编译难度编译程序相对复杂需要处理各种指令格式和功能编译程序相对简单优化目标明确应用场景适用于需要处理复杂任务的通用计算机如服务器、大型机等常用于对实时性要求高、注重运算速度的场景如嵌入式系统、移动设备等 指令的流水处理 流水线原理将指令分成不同段每段由不同的部分去处理因此可以产生叠加的效果所有的部件去处理指令的不同段。RISC中的流水线技术超流水线(在每个机器周期内能完成一个甚至两个浮点操作以时间换空间)、超标量(内装多条流水线同时执行多个处理以空间换时间)、超长指令字VLIW(同时执行多条指令发挥软件作用)。流水线周期指令分成不同执行段其中执行时间最长的段为流水线周期。流水线执行时间1条指令总执行时间(总指令条数-1)*流水线周期。单缓冲区和双缓冲区一般来说能够同时执行的阶段就是流水线的独立执行阶段只能独立执行的阶段应该合并为流水线中的一个独立执行阶段。流水线吞吐率计算吞吐率即单位时间内执行的指令条数。 公式指令条数/流水线执行时间。流水线的加速比计算加速比即使用流水线后的效率提升度即比不使用流水线快了多少倍越高表明流水线效率越高。 公式不使用流水线执行时间/使用流水线执行时间。 存储系统 计算机存储结构层次图 从上到下存储设备的速度逐渐降低而容量逐渐增大 。计算机采用分级存储体系的主要目的是为了解决存储容量、成本和速度之间的矛盾问题。两级存储映像为Cache-主存、主存-辅存(虚拟存储体系)。存储器的分类按存储器所处的位置分内存、外存。存储器的分类按存储器构成材料磁存储器(磁带)、半导体存储器、光存储器(光盘)。存储器的分类按存储器的工作方式可读可写存储器(RAM)、只读存储器(ROM只能读PROM可写入一次EPROM和EEPOM既可以读也可以写只是修改方式不用)。存储器的分类按存储器访问方式按地址访问、按内容访问(相联存储器)。存储器的分类按寻址方式随机存储器(访问任意存储单元所用时间相同)、顺序存储器(只能按顺序访问如磁带)、直接存储器(二者结合如磁盘对于磁道的寻址是随机的在一个磁道内则是顺序的)。局部性原理在CPU运行时所访问的数据会趋向于一个较小的局部空间地址内。(例如循环操作循环体被反复执行)时间局部性原理如果一个数据项正在被访问那么在近期它很可能会被再次访问即在相邻的时间里会访问同一个数据项。空间局部性原理在最近的将来会用到的数据的地址和现在正在访问的数据地址很可能是相近的即相邻的空间地址会被连续访问。高速缓存Cache用来存储当前最活跃的程序和数据直接与CPU交互位于CPU和主存之间容量小速度为内存的5-10倍由半导体材料构成。其内容是主存内存的副本拷贝对于程序来说是透明的。Cache由控制部分和存储器组成存储器存储数据控制部分判断CPU要访问的数据是否在Cache中在则命中不在则依据一定的算法从主存中替换。地址映射方法在CPU工作时送出的是主存单元的地址而应从Cache存储器中读/写信息。这就需要将主存地址转换为Cache存储器地址这种地址的转换称为地址映像由硬件自动完成映射。地址映射方法分为下列三种方法 映射方法基本原理优点缺点直接映像Cache与主存等分成块主存块与Cache块号相同才能命中地址变换简单硬件实现容易灵活性差容易造成Cache资源浪费块冲突概率较高全相联映像主存任意一块可与Cache任意一块对应最不容易发生块冲突能充分利用Cache空间地址变换复杂速度慢需要大量比较电路硬件成本高组相联映像Cache和主存先分块再分组组间直接映像组内全相联映像结合了直接映像和全相联映像的优点在地址变换复杂度和块冲突概率之间取得平衡需要一定的硬件复杂度来实现组内的全相联查找和替换算法 命中率及平均时间 Cache存储器的大小一般为K或者M单位很小但是最快仅次于CPU中的寄存器而寄存器一般不算作存储器CPU与内存之间的数据交互内存会先将数据拷贝到Cache里这样根据局部性原理若Cache中的数据被循环执行则不用每次都去内存中读取数据会加快CPU工作效率。 因此Cache有一个命中率的概念即当CPU所访问的数据在Cache中时命中直接从Cache中读取数据设读取一次Cache时间为1ns若CPU访问的数据不在Cache中则需要从内存中读取设读取一次内存的时间为1000ns若在CPU多次读取数据过程中有90%命中Cache则CPU读取一次的平均时间为(90%110%1000)ns很容易理解。虚拟存储器技术是将很大的数据分成许多较小的块全部存储在外存中。运行时将用到的数据调入主存中马上要用到的数据置于缓存中这样一边运行一边进行所需数据块的调入/调出。对于应用程序来说就好像有一个比实际主存空间大得多的虚拟主存空间基本层级为主存—缓存—外存。与CPU—高速缓存Cache—主存的原理类似。但虚拟存储器中程序无需考虑地址映像关系由系统自动完成因此对于程序来说是透明的。其管理方式分为页式、段式、段页式。磁盘结构和参数磁盘有正反两个盘面每个盘面有多个同心圆每个同心圆是一个磁道每个同心圆又被划分为多个扇区数据就被存放在一个个扇区中。公式为存取时间寻道时间等待时间(平均定位时间转动延迟)。 注意寻道时间是指磁头移动到磁道所需的时间等待时间为等待读写的扇区转到磁头下方所用的时间。磁盘调度算法磁盘数据的读取时间分为寻道时间旋转时间也即先找到对应的磁道而后再旋转到对应的扇区才能读取数据其中寻道时间耗时最长需要重点调度。 1)先来先服务FCFS根据进程请求访问磁盘的先后顺序进行调度。 2)最短寻道时间优先SSTF请求访问的磁道与当前磁道最近的进程优先调度使得每次的寻道时间最短。会产生“饥饿”现象即远处进程可能永远无法访问。 3)扫描算法SCAN又称“电梯算法”磁头在磁盘上双向移动其会选择离磁头当前所在磁道最近的请求访问的磁道并且与磁头移动方向一致磁头永远都是从里向外或者从外向里一直移动完才掉头与电梯类似。 4)单向扫描调度算法CSCAN与SCAN不同的是其只做单向移动即只能从里向外或者从外向里。 输入输出 计算机系统中存在多种内存与接口地址的编址方法常见的是下面两种内存与接口地址独立编址和内存与接口地址统一编址。程序控制(查询)方式CPU主动查询外设是否完成数据传输效率极低。程序中断方式外设完成数据传输后向CPU发送中断等待CPU处理数据效率相对较高。中断响应时间指的是从发出中断请求到开始进入中断处理程序中断处理时间指的是从中断处理开始到中断处理结束。中断向量提供中断服务程序的入口地址。多级中断嵌套使用堆栈来保护断点和现场。DMA方式(直接主存存取)CPU只需完成必要的初始化等操作数据传输的整个过程都由DMA控制器来完成在主存和外设之间建立直接的数据通路效率很高。在一个总线周期结束后CPU会响应DMA请求开始读取数据CPU响应程序中断方式请求是在一条指令执行结束时区分指令执行结束和总线周期结束。 总线 总线从广义上讲任何连接两个以上电子元器件的导线都可以称为总线通常分为以下三类内部总线、系统总线、外部总线。内部总线内部芯片级别的总线芯片与处理器之间通信的总线。系统总线板级的总线用于计算机内各部分之间的连接具体分为数据总线(并行数据传输位数)、地址总线(系统可管理的内存空间的大小)、控制总线(传送控制命令)。代表的有ISA总线、EISA总线、PCl总线。外部总线设备一级的总线微机和外部设备的总线。代表的有RS232(串行总线)、SCSI(并行总线)、USB(通用串行总线即插即用支持热插拔)。并行总线适合近距离高速数据传输串行总线适合长距离数据传输专用总线在设计上可以与连接设备实现最佳匹配。总线计算总线的时钟周期时钟频率的倒数总线的宽度(传输速率)单位时间内传输的数据总量/单位时间大小。
