网站建设方案公司,迅速百度网站自然排名,网站建设页面图,wordpress画廊尺寸多大1.什么是DFT#xff1f;2.为什么要做DFT#xff1f;3.“测试”与“验证”的区别4.DFT的核心技术1)扫描路径设计#xff08;Scan Design#xff09;2)内建自测试#xff08;Bist#xff09;3)JTAG4)ATPG5.DFT工程师的岗位职责随着芯片的制程越来小(5nm), 芯片的规模越来越…1.什么是DFT2.为什么要做DFT3.“测试”与“验证”的区别4.DFT的核心技术1)扫描路径设计Scan Design2)内建自测试Bist3)JTAG4)ATPG5.DFT工程师的岗位职责随着芯片的制程越来小(5nm), 芯片的规模越来越大对芯片的测试也就变得越来越困难。 而测试作为芯片尤为重要的一个环节是不能忽略的。DFT也是随着测试应运而生的一个概念目前在芯片设计中都离不开DFT。 本文先对DFT做一个全面的介绍旨在让大家了解DFT的中的基本概念。 1.什么是DFT
提到DFT 大部分人想到的应该是离散傅里叶变换Discrete Fourier Transform缩写为DFT 嗯…, 笔者大学被信号与系统这门课虐的不轻。但是在IC界DFT的全称是 Design For Test。
指的是在芯片原始设计中阶段即插入各种用于提高芯片可测试性包括可控制性和可观测性的硬件逻辑通过这部分逻辑生成测试向量达到测试大规模芯片的目的。
Design–实现特定的辅助性设计但要增加一定的硬件开销
For test–利用实现的辅助性设计产生高效经济的结构测试向量在ATE上进行芯片测试。
2.为什么要做DFT
从1958年Jack Kilby发明了第一只包含一个双极性晶体管开始集成电路经过了半个多世纪的发展。
芯片的制程工艺越来越小数字芯片的规模越来越大测试成本进一步增加甚至超过芯片功能部分本来的成本。如何在芯片设计的过程中考虑测试的问题成为当前芯片设计很重要的一部分。
测试已经成为集成电路设计和制造过程中非常重要的因素它已经不再单纯作为芯片产品的检验、验证手段而是与集成电路设计有着密切联系的专门技术与设计和制造成为了一个有机整体。可测性设计DFT给整个测试领域开拓了一条切实可行的途径目前国际上大中型IC设计公司基本上都采用了可测性设计的设计流程DFT已经成为芯片设计的关键环节。
3.“测试”与“验证”的区别
验证Verification的目的是检查设计中的错误确保设计符合其设计规范和所期望的功能而测试Testing则是检查芯片的加工制造过程中所产生的缺陷和故障。
4.DFT的核心技术
1)扫描路径设计Scan Design
扫描路径法是一种针对时序电路芯片的DFT方案.其基本原理是时序电路可以模型化为一个组合电路网络和带触发器(Flip-Flop简称FF)的时序电路网络的反馈。
Scan 包括两个步骤scan replacement和scan stitching目的是把一个不容易测试的时序电路变成容易测试的组合电路。
2)内建自测试Bist
内建自测试(BIST)设计技术通过在芯片的设计中加入一些额外的自测试电路测试时只需要从外部施加必要的控制信号通过运行内建的自测试硬件和软件检查被测电路的缺陷或故障。和扫描设计不同的是内建自测试的测试向量一般是内部生成的而不是外部输入的。内建自测试可以简化测试步骤而且无需昂贵的测试仪器和设备(如ATE设备)但它增加了芯片设计的复杂性。
3)JTAG
JTAG(Joint Test Action Group联合测试工作组)是一种国际标准测试协议IEEE 1149.1兼容主要用于芯片内部测试。
JTAG的基本原理是在器件内部定义一个TAPTest Access Port测试访问口通过专用的JTAG测试工具对内部节点进行测试。JTAG测试允许多个器件通过JTAG接口串联在一起形成一个JTAG链能实现对各个器件分别测试。
4)ATPG
ATPG(Automatic Test Pattern Generation)自动测试向量生成是在半导体电器测试中使用的测试图形向量由程序自动生成的过程。测试向量按顺序地加载到器件的输入脚上输出的信号被收集并与预算好的测试向量相比较从而判断测试的结果。
5.DFT工程师的岗位职责
芯片级DFT设计与集成包括SCAN, MBIST和JTAG负责DFT测试向量的自动生成及仿真与逻辑设计工程师紧密合作提高DFT测试覆盖率与产品工程师和测试工程师紧密合作调试并解决在测试机上失败的DFT测试向量芯片级综合与后端工程师紧密合作完成芯片级timing signoff芯片级形式验证;
