链交换反应,做网络优化的公司排名,经典广告推广词,企业网站建设文案案例车载雷达是高级辅助驾驶(ADAS), 无人驾驶核心传感器之一#xff0c;而车载雷达芯片是车载雷达的核心#xff0c;如今高度集成#xff08;MMIC DSP/MCU)的车规级芯片为雷达小型化#xff0c;高可靠性与稳定性#xff0c;低成本提供关键途径#xff0c;其重要性不言而喻。…车载雷达是高级辅助驾驶(ADAS), 无人驾驶核心传感器之一而车载雷达芯片是车载雷达的核心如今高度集成MMIC DSP/MCU)的车规级芯片为雷达小型化高可靠性与稳定性低成本提供关键途径其重要性不言而喻。
近期TI公司正式上线下一代车规级高性能车载雷达芯片AWR2944同时发布与之配套的SDKmmwave_mcuplus_sdk_04_02_00_01参考设计工具箱toolbox, mmwave_automotive_toolbox_3_5_0以及demo参考板 AWR2944 EVM那么这次发布带来哪些调整与升级代表TI公司哪些雷达芯片产品设计思路可能会对车载雷达行业产生哪些影响我们来个deep dive。
AWR2944 TI定义为第二代车规级高性能车载雷达芯片目前处于Preview阶段。也就是可以提供芯片样品或者可供评估的demo板未正式规模量产。 ▲ AWR2944
先来个关键点Device Overview
AWR2944依旧是祖传45nm RFCMOS工艺支持76-81GHz频段最高5GHz带宽。同时芯片支持4Tx4Rx这也是TI迄今为止单芯片收发天线数目最多的芯片
相位噪声控制较之前的AWR1xxx系列略有提升达到 -96 dBc/Hz [76 to 77 GHz]以及-95 dBc/Hz [76 to 81 GHz]Phase Noise 1MHz
全新发射端移相器
DSS集成自家DSP只不过型号由之前的C674x调整为C66x。MSS中的处理器由ARM R4F升级为ARM R5F硬件加速器(HWA)升级为2.0
片上RAM提升至4MB
首次集成硬件安全模块(Hardware Security ModuleHSM)HSM本身主要由一个可编程的ARM Cortex M4核构成此外还对boot加入认证及加密机制Secure authenticated and encrypted boot support以及支持加密HWA进一步加强雷达硬件安全
车载通信接口方面2路CAN全部调整为CAN-FD并首次支持百兆以太网10/100 Mbps RGMII/RMII/MII Ethernet;
ADC采样率37.5Msps通道数提升至9路UART提升至4路新增CSI2 Rx interface用于采集数据回放
接收端TI抛弃了上一代普遍采用的I/Q正交混频结构采用I路混频结构(如下图) ▲ Receive Subsystem (Per Channel)
硬件架构如下图AWR2944依旧是清晰的模块设计前面介绍的各种调整与升级基本一目了然。我也放了AWR1843 的框图大家方便对比。 ▲ Functional Block Diagram(AWR2944) ▲ Functional Block Diagram(AWR1843)
由此可见作为第二代高性能雷达芯片AWR2944调整升级的地方确实还蛮多。但是参数功能终究只是表面我们还得看看这些调整升级背后的深层次逻辑。
我在“下一代角雷达-从SRR600说起”介绍过Conti下一代角雷达样态在大FoV条件下实现远距离目标高精度感知是基本要求这对雷达测距性能角度FoV分辨率及精度提出新挑战。
2944较前代又多集成一路发送通道以实现更高角度分辨率及精度同时也为更多复杂天线布局设计提供芯片层面支持。
通常远距离感知主要由天线设计解决相对聚焦的波束测得更远同时压缩了FoV在大FoV条件下实现远距离测距是比较困难的一种途径就是多天线同时发送比如4路天线同时发射叠加的宽波束能够在保证宽FoV条件下距离测得更远。但同发的问题在于接收端对叠加的波束可靠分离较为困难。2944采用了全新的DDM-MIMO通道分离方案(下文会详述)在同发的基础上实现可靠的通道分离基本实现大FoV条件下远距离目标高精度感知。并且这一切几乎全由硬件加速器实现只有部分少量计算由DSP介入因此TI 将HWA顺势升级为2.0。
同时提高RAM容量以平衡通道数提升以及算法复杂度提升带来的内存开销增大。以太网接口的加入也是应对雷达输出点云等数据量提升问题。
1代芯片中打头阵的是1642DSP是绝对的计算核心用于几乎全部的信号处理及数据处理任务。MCU基本只用于配置控制及管理等这是TI对ARM MCU的基本定位。所以MSS及DSS的处理方式并不平衡用TI的原话就是 In most use cases the MSS is defined as a control domain while the DSS actually executes the DPC. */ti/mmwave_mcuplus_sdk_04_02_00_01/mmwave_mcuplus_sdk_04_02_00_01/ti/control/dpm/docs/doxygen/html/index.html 而到了第2代打头阵的2944中DSP地位被相当弱化耗时耗力的信号处理部分基本由HWA代劳事实上只要你愿意整个RSP处理链路皆由HWA实现TI也希望你多多使用HWA也因此调低了DSP规格C66x处理频率只有360MHz远低于上代C67x的600MHz。并且ARM也被加强不仅用于配置及控制也用于上层数据处理比如trackingclassification也可由ARM处理进一步分担了DSP的处理任务这是DSP规格下降的理由。
这样的变化喜忧参半文末再叙。
虽然2944调整升级丰富带来全新雷达体验但由于DSP规格降低以及接收端单路混频方案ADC数量降低等因素, 2944芯片成本不会提高很多。 软件及demo参考设计方面
TI提供了适配2944的SDK及Toolbox。
Toolbox中包含满足NCAP R79功能需求的2944参考设计支持BSD FCTALCA等。demo实现水平FoV ±80°下200m测距角度分辨率9.5°。比较有意思的是TI在reference design 的feature栏中加入了这么一句值得玩味的话Builds customer confidence on mmWave device capabilities看来毫米波雷达还是比较卑微啊。 ▲ AWR2944 EVM
EVM与DCA1000结合提供raw data采集能力为分析原始ADC数据提供支持。
Demo板天线MIMO布局等效阵为 ▲ Virtual Antenna Array
天线频段覆盖76GHz至81GHz增益13dBi, 3dB波束宽度水平±30°俯仰±3°。6dB波束宽度水平±45°俯仰±5°。 ▲ Azimuth Radiation Pattern ▲ Elevation Radiation Pattern
TI在SDK 3.x之后设计了全新的SW Framework引入DPCDPMDPU等概念使得整个软件架构虽复杂但逻辑较为清晰开发者能够快速上手开发。Framework不是本文重点不再赘述聊聊核心升级DDM-MIMO。
我在“4D雷达之MIMO通道”分离中讨论过FDMTDMCDM等MIMO通道分离技术。与TDMA不同FDMA可以实现同发并利用发射端天线与频率偏移位置之间的映射关系确定通道分离方案。
其中FDM可以由下图简单总结
(A) 如果各待分离通道之间的频率偏移量是多普勒分辨率的倍数则是DDMA;
(B) 如果各待分离通道之间的频率偏移量是dechirp后信号带宽的倍数则是RDMA
(C) 如果各待分离通道之间的频率偏移量是最大拍频的倍数则是BFD;
(D) 如果各待分离通道之间的频率偏移量是chirp带宽的倍数则是FT-FDMA。 ▲ MIMO channel separation
由此可见DDM可以认为是FDM的一种情况。 ▲ range-Doppler map(DDM)
TI实现的是 The empty-band DDMA提供RangeProc DDMA DPU以及Doppler DDMA DPU构成DDMA核心实现模块。我简单看了下TI 目前硬件实现的DDMA Demodulation整体完成度还是可以的。 ▲ DDMA principle
从DDMA modulation可见DDM-MIMO对移相器要求很高TI的移相器精度也需要仔细评估。 ▲ Object Detection Data Path Processing Chain
不过DDMA也不是高枕无忧的方案DDMA潜在问题包括但不限于
相位校准峰值混叠不均衡幅值
下图为demo实测效果其测距性能点云密度FoV等方面效果还可以比1代确实有较大提升。希望能够“Builds customer confidence on mmWave device capabilities”。 ▲ 2944demo Test
小结
我们再上升一个台阶分析TI 2944的发布可能会对车载雷达行业产生哪些影响。
若仅从技术角度分析雷达竞争力最重要在于天线MMIC算法。芯片厂商提供MMIC雷达厂商因天线及算法上的优势逐渐建立自身壁垒而这一状态似乎慢慢发生变化。
1、 毫米波雷达正逐渐从“信号处理环节差异性”转向“数据处理环节差异性”也即是对点云数据处理方式的差异性。TI倡导HWA的使用将诸多先进信号处理算法固化用户只需按需取用信号处理算法正在被标准化构建雷达底层标准品。
降低DSP的处理频率提高ARM核心主频一方面变相引导用户强化对HWA的使用另一方面也有利于均衡成本。TI也表示 The Hardware Accelerator block (HWA 2.0) supplements the DSS and MSS by offloading common radar processing such as FFT, Constant False Alarm rate (CFAR), scaling, and compression. This saves MIPS on the DSS and MSS, opening up resources for custom applications and higher level algorithms. https://www.ti.com/lit/ds/symlink/awr2944.pdf?ts1637431154585 雷达厂商的战场慢慢向数据处理包括跟踪目标分类场景理解边缘AI数据融合等环节。
2、我始终认为信号处理才是毫米波雷达最迷人的地方。这样的举措无疑导致雷达厂商从ADC原始数据输出到雷达点云数据输出的所有中间环节掌控将越来越弱。降低RSP层灵活性。也会进一步降低了雷达技术门槛打破原有雷达厂商部分技术壁垒。由此可见芯片供应商对雷达厂商的影响会越来越大芯片厂商顶层的“平权”策略进一步降低雷达厂商之间产品差异性势必进入低价竞争。
至于后续雷达的升级方向我觉得信号处理部分会在芯片厂商的影响下部分淡化由HWA依旧会加强RSP部分最终可能就是标准品你需要怎么样的应用配置下寄存器就好了竞争可能越来越集中在上层数据处理整合全新的AI Engine也是很有可能的某种程度上毫米波雷达除了频段会越来越像激光雷达。
