广州做蛋糕的网站,专做母婴食品的网站,郑州网站设计制作,wordpress 搜索插件我用的是正点的STM32F103来进行学习#xff0c;板子和教程是野火的指南者。 之后的这个系列笔记开头未标明的话#xff0c;用的也是这个板子和教程。 九、RCC时钟树与时钟 九、RCC时钟树与时钟1、时钟树HSE时钟HSI时钟锁相环时钟系统时钟HCLK时钟PCLK1时钟PCLK2时钟RTC时钟独… 我用的是正点的STM32F103来进行学习板子和教程是野火的指南者。 之后的这个系列笔记开头未标明的话用的也是这个板子和教程。 九、RCC时钟树与时钟 九、RCC时钟树与时钟1、时钟树HSE时钟HSI时钟锁相环时钟系统时钟HCLK时钟PCLK1时钟PCLK2时钟RTC时钟独立看门狗时钟MCO时钟输出时钟安全系统(CSS) 九、RCC时钟树与时钟
1、时钟树 HSE时钟 HSEHigh Speed External Clock signal即高速的外部时钟。 来源无源晶振4-16M通常使用8M通过倍频得到72M。
无缘晶振需要配两个电容 补充 有源晶振一般4个脚一个电源一个接地一个信号输出端一个NC空脚。有源晶振自身就能震动。 控制 时钟控制寄存器(RCC_CR)的位16HSEON控制开关
时钟控制寄存器(RCC_CR)的位17HSERDY显示时钟是否就绪(仅可读)
HSI时钟 HSILow Speed Internal Clock signal高速的内部时钟。 来源芯片内部大小为8M当HSE故障时系统时钟会自动切换到HSI直到HSE启动成功。 控制
时钟控制寄存器(RCC_CR)的位0HSION控制开关
时钟控制寄存器(RCC_CR)的位1HSIRDY显示时钟是否就绪(仅可读)
锁相环时钟 锁相环时钟PLLCLK 来源(HSI/2、HSE)经过倍频所得。 其中HSI一定会/2分频HSE可以选择是否/2分频。 选择其中一个时钟进行倍频即可得到锁相环时钟。 控制
时钟配置寄存器(RCC_CFGR)位16PLLSRC
时钟配置寄存器(RCC_CFGR)位17PLLXTPRE
时钟配置寄存器(RCC_CFGR)位21:18PLLMUL
注意PLL时钟源头使用HSI/2的时候PLLMUL最大只能是16这个时候PLLCLK最大只能是64M小于ST官方推荐的最大时钟72M。
系统时钟 锁相环时钟SYSCLK最高为72MST官方推荐的 来源HSI、HSE、PLLCLK。 控制
时钟配置寄存器(RCC_CFGR)位1:0SW
时钟配置寄存器(RCC_CFGR)位3:2SWS(仅可读)
注意通常的配置是SYSCLKPLLCLK72M。
HCLK时钟 HCLKAHB高速总线时钟速度最高为72M。为AHB总线的外设提供时钟、为Cortex系统定时器提供时钟SysTick、为内核提供时钟FCLK。 AHBadvanced high-performance bus。 来源系统时钟分频得到一般设置HCLKSYSCLK72M控制
时钟配置寄存器(RCC_CFGR)位7:4HPRE
PCLK1时钟 PCLK1APB1低速总线时钟最高为36M为APB1总线的外设提供时钟。 2倍频之后则为APB1总线的定时器2-7提供时钟最大为72M。 如HCLK时钟为72M时如果不用APB1外设则分频系数为1(72M)如果使用APB1外设则分频系数为2(此时36M)同时再倍频2给定时器2-7提供时钟(还是72M)。 来源APB1分频得到一般配置PCLK1HCLK/236M控制
时钟配置寄存器(RCC_CFGR)位10:8PPRE1
PCLK2时钟 PCLK2APB2高速总线时钟最高为72M。为APB1总线的外设提供时钟。为APB1总线的定时器1和8提供时钟最大为72M。来源APB2分频得到一般配置PCLK1HCLK72M控制
时钟配置寄存器(RCC_CFGR)位13:11PPRE2
其中ADC时钟最大14MHz还需要对PCLK2时钟继续分频 时钟配置寄存器(RCC_CFGR)位15:14ADCPRE
RTC时钟 RTC时钟为芯片内部的RTC外设提供时钟。 来源HSE_RTCHSE分频得到、LSE外部32.768KHZ的晶体提供、LSI40KHZ。 控制
备份域控制寄存器(RCC_BDCR)位9:8RTCSEL
独立看门狗时钟
IWDGCLK由LSI提供
MCO时钟输出 MCOmicrocontroller clock output微控制器时钟输出引脚由PA8复用所得。 来源PLLCLK/2HSE、HSI、SYSCLK 控制CRGRMCO
时钟配置寄存器(RCC_CFGR)位26:24MCO
时钟安全系统(CSS) 时钟控制寄存器(RCC_CR)的位19CSSON控制开关
